¿Alguna vez has considerado la posibilidad de que la Prueba de Trabajo (PoW) regrese a Ethereum? Con Cysic, parece más posible que nunca.

El pasado mayo, Vitalik Buterin declaró en Montenegro que "en los próximos 10 años, los zk-SNARKs, construidos sobre la tecnología ZK, serán tan importantes como la propia cadena de bloques", marcando el compromiso de Ethereum con ZK. Un año después, Vitalik hizo una aparición sorpresa en Hong Kong, reiterando que ZK es el futuro de Ethereum y destacando la aceleración de hardware como la clave para superar las limitaciones de zk-SNARKs.

La conversación en torno a la aceleración de ZKP ha sido de larga data, con sectores académicos e industriales explorando formas de optimizar los algoritmos ZK para velocidad. Sin embargo, no fue hasta 2022 que la aceleración de hardware captó la atención pública como una solución alternativa. Ese año podría considerarse el año inaugural para la aceleración de hardware ZKP, con el lanzamiento de ZPrize por Aleo, la competencia de tecnología ZKP acelerada por hardware de mayor calidad y más técnicamente profunda en el campo de la criptografía de conocimiento cero. Publicaciones de Paradigm sobreAceleración de hardware de ZKP“ y el “ de IOSGPor qué somos optimistas sobre la aceleración de hardware de prueba de conocimiento cero"seguido. Algunos han descartado la idea con la frase "si el algoritmo no es suficiente, el hardware lo será," expresando escepticismo hacia la aceleración de hardware. Sin embargo, como ZPrizesseñaló:

A pesar de los avances significativos en software y algoritmos en los últimos años, la aceleración de hardware ha seguido siendo un camino menos transitado en la criptografía del conocimiento cero. Muchos olvidan que las técnicas criptográficas modernas solo se volvieron prácticamente valiosas después de ser implementadas nativamente en CPUs. La aceleración de hardware no se limita a los ASIC, también abarca nuevos métodos para optimizar GPUs, CPUs, FPGAs y dispositivos móviles para generar pruebas de conocimiento cero más rápidas.

La necesidad de aceleración de hardware ZKP se reconoció ampliamente en 2023 con la introducción de PoSW de Aleo, que introdujo incentivos económicos para cálculos de MSM y NTT. Sin embargo, la historia de hoy no se trata de Aleo, sino de Cysic, que tiene como objetivo proporcionar una solución integral para la generación de pruebas ZK en tiempo real utilizando GPUs, FPGAs y ASICs. Están a punto de lanzar dos dispositivos ZK DePIN, ZK Air y ZK Pro, y pronto comenzarán la preventa de máquinas mineras. Cysic tiene como objetivo satisfacer las necesidades computacionales en todos los escenarios ZK, no solo como proveedor de servicios B2B, sino construyendo una red DePIN que abre los servicios B2B a los usuarios finales con diferentes capacidades computacionales. En otras palabras, cualquiera puede unirse a la red de Cysic, y cuantos más participantes haya, mayor será la potencia computacional y más rápidas serán las pruebas ZK. Eventualmente, ZK se volverá omnipresente e integrado en la vida cotidiana.

¡Esta narrativa es cautivadoramente ambiciosa, haciendo que el sueño una vez lejano de la aceleración de hardware de ZKP parezca alcanzable para la persona promedio! Hoy, Foresight News se adentra en la aceleración de hardware de ZKP, las características de Cysic y sus productos de hardware, y la infraestructura de la red DePIN para ver qué pretende lograr Cysic y qué tan significativo podría ser su potencial de mercado.

Apostando en el Mercado de Aceleración de Hardware ZKP: El Contexto y Visión de Cysic

Cysic, establecida en agosto de 2022, opera como una capa de generación y verificación de Zero-Knowledge Proof (ZKP) en tiempo real, que ofrece Zero-Knowledge Computing as a Service (ZK-CaaS) impulsada por sus chips patentados ASIC, FPGA y GPU. En febrero de 2023, Cysic obtuvo 6 millones de dólares en financiación inicial, liderada por Polychain Capital con contribuciones de HashKey, SNZ Holding, ABCDE, A&T Capital y la Fundación Web3.com. En octubre del mismo año, Cysic había ganado el primer premio en la competencia ZPrize "Beat the Best (FPGA/GPU)" con su tecnología FPGA.

El equipo fundador de Cysic cuenta con una impresionante trayectoria y sólidas capacidades. El cofundador Leo Fan es responsable de la arquitectura del sistema y la investigación criptográfica en Cysic. Después de obtener su maestría en ciencias de la computación en la Academia China de Ciencias, cursó un doctorado en ciencias de la computación en la Universidad Cornell. Durante su carrera académica, trabajó como investigador en instituciones prestigiosas como IC3, Yahoo, Bell Labs e IBM. Tras graduarse, Leo se unió a Algorand para centrarse en la investigación criptográfica y actualmente es profesor asistente en el departamento de ciencias de la computación de la Universidad Rutgers. El cofundador Bowen Huang, quien abandonó su programa de doctorado en la Universidad de Yale para obtener una maestría, ahora lidera la gestión de chips y cadenas de suministro en Cysic. Anteriormente, fue ingeniero de investigación en el Instituto de Tecnología Informática de la Academia China de Ciencias. Reconociendo el potencial de ZK como la solución definitiva de escalabilidad para la industria blockchain y la aceleración de hardware como el inevitable camino tecnológico, emprendieron esta aventura antes de 2022.

Actualmente, el campo ZK está dominado por dos sistemas de prueba: zk-SNARKs y zk-STARKs. Proyectos como Zcash, Scroll, Taiko, Mina, Aztec, Manta y Anoma utilizan zk-SNARKs, mientras que Starknet, StarkEx y zkSync (que ha hecho la transición a Boojum) emplean zk-STARKs. Además, existen proyectos ZK como el protocolo de datos históricos de Ethereum Axiom y el desarrollador de tecnología ZK Nil Foundation. Según las estimaciones de Cysic, el mercado comprende más de 50 proyectos ZK líderes con un valor de mercado combinado que supera los $100 mil millones, mientras que la valoración total de la pista de aplicación de ZKP ha superado los $15 mil millones.

En los últimos dos años, la vía ZK ha sido criticada por los largos tiempos de generación de pruebas y altas demandas de recursos. Por ejemplo, el uso de GPUs por parte de Scroll para la generación de pruebas de ZK requiere al menos una hora y más de 280GB de RAM. Estos problemas no solo obstaculizan la adopción generalizada de ZKP, sino que también ralentizan el progreso comercial de Ethereum. Aunque las pruebas STARK se generan más rápido que las SNARKs, ambas requieren aceleración de hardware para aumentar la velocidad de las pruebas de horas a segundos. Sin superar este cuello de botella, la visión de ZKP de sincronizar la producción de bloques con Ethereum, como lo imaginó Vitalik, sigue siendo inalcanzable.

A pesar de la visión de la Fundación Ethereum sobre ZK como el futuro de la escalabilidad, ZK Rollups actualmente tienen una participación de mercado poco convincente en el espacio Ethereum L2. Los 5 mejores L2s por TVL utilizan todos Optimism Rollup, con los ZK Rollups representando solo el 8.5% de la participación de mercado. Starknet es el único proyecto de ZK Rollup valorado en más de $1 mil millones, en gran parte debido a los incentivos del ecosistema de la fundación y las expectativas de lanzamiento aéreo. Dada la alta valoración de la pista ZK, si la aceleración de hardware puede resolver en gran medida los desafíos actuales, el potencial de mercado es sustancial.

Cysic se fija metas altas con el objetivo final de ofrecer una solución integral de aceleración de hardware GPU + ASIC, dirigida a las necesidades computacionales en todos los escenarios de computación ZK como ZK Rollup, zkML y ZK Bridge. Como paso intermedio, durante el último año, Cysic ha desarrollado su propio hardware de aceleración FPGA capaz de soportar una variedad de sistemas de prueba incluyendo Halo2, RapidSnark, Plonky2x. Este movimiento no solo ha demostrado una versatilidad y flexibilidad sin precedentes, sino que también ha abierto un vasto universo de oportunidades comerciales.

Explorando la Aceleración del Hardware de ZKP: Un Profundización en los Sistemas de Prueba de Conocimiento Cero

Habiendo discutido Cysic y el campo emergente de la aceleración de hardware ZKP, es hora de profundizar en qué es exactamente lo que este hardware tiene como objetivo acelerar. En su núcleo, el objetivo es acelerar los cálculos involucrados en la generación de pruebas ZK, haciendo esencialmente una competencia de poder de cómputo. Esta es parte de la razón detrás de mi afirmación de que la tecnología ZKP está reintroduciendo el concepto de Prueba de Trabajo (PoW) en Ethereum. Pero mirando más de cerca, ¿qué cálculos específicos están siendo acelerados por el hardware ZKP? Para arrojar luz sobre esto, examinemos el sistema de prueba zk-SNARKs para comprender el viaje desde la aritmetización hasta la generación y verificación de pruebas.

En primer lugar, todas las transacciones de los usuarios en la cadena de bloques se agregan en Rollups fuera de la cadena. Por lo tanto, la naturaleza y el volumen de estas transacciones influyen directamente en la complejidad tanto del diseño del circuito como en las pruebas de conocimiento cero en sí mismas.

A continuación viene la fase de "aritmetización", donde los datos de transacción se transforman en circuitos ZK y posteriormente en expresiones matemáticas polinómicas. Este proceso guarda similitud con la división entre el "front-end" y el "back-end" en el desarrollo de software tradicional. En el "front-end", los datos de transacción se estructuran en circuitos utilizando lenguajes como R1CS y PLONK, convirtiéndolos en una serie de polinomios. Esto es similar a traducir diagramas de circuitos en fórmulas matemáticas, que luego guían la construcción y operación del circuito. Cuanto más complejas y numerosas sean las transacciones, mayor será la escala del circuito y mayor serán los grados polinómicos.

Con los cimientos establecidos por la aritmetización, el siguiente paso es desarrollar el "backend" - el sistema de prueba ZK en sí, que es responsable de generar pruebas de conocimiento cero. El sistema de prueba zk-SNARKs, por ejemplo, consta de dos componentes principales: PIOP y PCS. Los PIOP prominentes incluyen PLONK y GKR, mientras que los PCS conocidos (Esquemas de Compromiso Polinomial) presentan FRI y KZG. Por ejemplo, combinar PLONK con IPA puede crear la variante de Zcash del sistema de prueba Halo2, PLONK con KZG puede producir la versión PSE/Scroll de Halo2, y PLONK con FRI conduce a Plonky2. Los sistemas de prueba ZK actuales utilizan predominantemente esquemas como Halo2 y Groth 16, que se basan en KZG.

Utilizando el protocolo Groth16 como ilustración, podemos simplificar la computación y representarla como un problema de Satisfacción de Circuitos (C-SAT) utilizando restricciones R1CS. Este problema C-SAT luego se simplifica aún más en un problema de satisfacción de Programa Aritmético Cuadrático (QAP), lo que lleva a la creación de polinomios públicos Ui(x), Vi(x), Wi(x), T(x) y un vector a. Este vector a abarca tanto las entradas públicas como los secretos (testigos), cumpliendo con la relación representada en el diagrama proporcionado. Resolver el problema de satisfacción de QAP es sencillo cuando se conoce a, pero deducir a partir de los polinomios públicos es un desafío significativo. Este desafío desplaza efectivamente la prueba de la autenticidad y completitud del proceso de computación a demostrar que el Probador tiene la solución a(i), un paso crucial en el desarrollo del marco backend de ZKP.

El backend de ZKP está estructurado en tres fases principales: Configuración, Probador y Verificador. Cada fase utiliza parámetros específicos. El proceso comienza alimentando los polinomios aritmetizados y un número aleatorio secreto de una sola vez R (introduciendo el concepto de "configuración confiable") en la fase de Configuración. Después de esta configuración, el Probador y el Verificador pueden generar y verificar respectivamente pruebas utilizando los parámetros Sp y Sv. A lo largo de esta fase, el Probador calcula y crea pruebas utilizando tanto entradas públicas como secretos, mientras que el Verificador verifica estas pruebas contra las entradas públicas. Es importante destacar que el Verificador permanece ajeno a los secretos involucrados.

Durante la fase de generación de pruebas por parte del Probador, se necesita una amplia computación. Entonces surge la pregunta: ¿cómo podemos acelerar este proceso computacional para generar pruebas? Aquí es precisamente donde se vuelve crucial la aplicación de hardware. En la actualidad, aprovechar el hardware para mejorar la capacidad computacional representa el único enfoque; naturalmente, una mayor potencia computacional resulta en un tiempo de procesamiento reducido.

Cada sistema de prueba abarca operaciones criptográficas distintas que requieren un esfuerzo computacional sustancial. Dentro de los sistemas basados en PLONK + KZG, las operaciones que consumen más tiempo son la Multiplicación Multi-Escalar (MSM) y la Transformada Teórica de Números (NTT). Para los sistemas zk-STARK, los obstáculos computacionales principales son NTT y los cálculos de Hash de Merkle. MSM se ocupa de cálculos relacionados con curvas elípticas, mientras que NTT es similar a una Transformada Rápida de Fourier (FFT) pero adaptada para campos finitos, sirviendo como una variante optimizada de FFT diseñada para cálculos relacionados con polinomios. Casi todos los protocolos ZK líderes utilizan extensamente estos dos procesos computacionales, que constituyen colectivamente el 80-95% del tiempo necesario para generar pruebas. Por lo general, los cálculos de MSM representan el 60-70% de la carga computacional total, mientras que NTT contribuye aproximadamente con un 25%. Sin embargo, estos porcentajes pueden variar según las diferentes implementaciones. Dependiendo de la distribución de tareas computacionales, es factible apuntar a acelerar MSM o NTT individualmente o a agilizar ambos procesos simultáneamente.

Conectando con FPGA, apuntando a ZK ASIC

Visto desde una perspectiva más amplia, las tareas computacionales significativas implican esencialmente operaciones de canalización directa que simplemente requieren una potencia computacional robusta. Dada la naturaleza determinista de las computaciones de prueba de conocimiento cero, que requieren cálculos repetitivos para generar resultados de prueba, el hardware dedicado diseñado para funciones específicas ofrece claras ventajas sobre las soluciones de software. La complejidad de las computaciones podría ser sustancialmente mitigada con la implementación de procesamiento paralelo. Curiosamente, tanto las computaciones MSM como NTT son adecuadas para mejorar a través de hardware de alto rendimiento que facilita el procesamiento paralelo.

El viaje y las direcciones futuras de Cysic

Cysic tiene como objetivo ser pionero en la aceleración ZK ASIC, aspirando a ofrecer una suite completa de soluciones de aceleración de hardware ASIC que abarquen cálculos de MSM y NTT. As Leo Fan señaló, 'Es esencial realizar una cantidad considerable de pruebas y prototipos en FPGA antes de avanzar al desarrollo de ASIC.'

En el último año, Cysic ha completado con éxito la fase inicial de su diseño de Prueba de Concepto (POC), estableciendo aceleradores basados en FPGA para cálculos de árboles de Merkle de MSM, NTT y Poseidon, junto con un marco de aceleración de hardware ZK integral de extremo a extremo que abarca todo el flujo operativo.

Prototipo FPGA de Cysic (En montaje)

Los datos recientes revelan que SolarMSM de Cysic es capaz de ejecutar cálculos de MSM a la escala de 2³⁰ en 0.195 segundos, posicionándolo como el más eficiente entre todos los intentos conocidos de aceleración de hardware FPGA-MSM hasta la fecha. Del mismo modo, SolarNTT logra cálculos de NTT de la misma escala en 0.218 segundos. Además, la tecnología de aceleración FPGA de Cysic se está utilizando actualmente en los cálculos ZK de Scroll, logrando procesar tareas de MSM y NTT de escala 2²² en aproximadamente 1 milisegundo (0.001 segundos).

Comparación de GPU, FPGA y ASIC

Explorar el viaje hacia el desarrollo de ASIC requiere observar las fortalezas comparativas de diferentes tipos de hardware de aceleración. El atractivo de la aceleración de hardware radica en su capacidad para reducir el uso de energía, minimizar retrasos, aumentar las capacidades de procesamiento paralelo y mejorar el rendimiento de datos. Esta optimización permite una implementación más eficiente del espacio del circuito integrado y los componentes. Con las CPUs cayendo en desgracia debido a sus largos tiempos de procesamiento y excesivo consumo de energía, la atención se ha centrado en las GPUs, FPGAs y ASICs, cada uno distinguido por su equilibrio único entre flexibilidad y eficiencia de rendimiento.

En el ámbito de los proyectos ZK, las GPUs se han convertido en la opción preferida para la aceleración de hardware, su amplia disponibilidad las convierte en la solución provisional hasta la llegada de hardware más especializado. Las GPUs ofrecen una opción rentable y adaptable para los desarrolladores de aceleración de hardware ZK, con herramientas como el SDK de CUDA que facilita tareas de procesamiento paralelo como MSM. Sin embargo, las GPUs no están exentas de inconvenientes, especialmente su dependencia del entorno de hardware, lo cual puede ser restrictivo al utilizar modelos de gama alta.

Las FPGAs presentan una propuesta diferente, al ser programables y reconfigurables para adaptarse a varios algoritmos basados en las necesidades de sistemas o aplicaciones específicos. Esta adaptabilidad las hace particularmente adecuadas para cálculos como FFT y NTT. El desarrollo de hardware FPGA transforma esencialmente el proceso en un "juego de software", donde el poder colectivo de múltiples FPGAs puede superar ampliamente el de las GPUs, todo ello siendo más rentable en términos de gastos de hardware y consumo de energía. A pesar de estas ventajas, las FPGAs tienen costos iniciales más altos y demandas de cadena de suministro más complejas en comparación con las GPUs.

Los ASIC, por otro lado, están hechos a medida para sobresalir en tareas específicas, y su diseño a medida los marca como el pináculo de las soluciones de aceleración de hardware para la tecnología ZK. Esta especialización viene con limitaciones, como la incapacidad de reprogramar o realizar múltiples tareas en diferentes algoritmos ZK. A pesar de estas limitaciones, los ASIC ofrecen un rendimiento y una eficiencia inigualables, aunque con plazos de producción más largos y mayores requisitos de inversión. Esto hace que el desarrollo de ASIC sea un esfuerzo de alto riesgo, que promete beneficios incomparables para aquellos capaces de navegar por sus complejidades.

fuente:Amber Group

Una mirada más cercana a las opciones estratégicas revela por qué Cysic optó por ser pionero con hardware de aceleración FPGA en su fase inicial. Dadas las limitaciones de los ASIC, incluida su falta de flexibilidad, altos costos y largos plazos de desarrollo, las FPGAs surgen como la elección óptima para ganar un punto de apoyo en el mercado durante esta fase interina. La tecnología FPGA de Cysic es lo suficientemente versátil como para soportar varios sistemas de prueba ZK, como Halo2, RapidSnark y Plonky2x, lo que le permite manejar todo el espectro de algoritmos ZK principales actuales. Esto significa que las FPGAs son capaces de satisfacer las demandas computacionales en todos los escenarios donde se necesitan cálculos ZK, desde ZK Rollups hasta ZKML y ZK Bridges. Además, el proceso de generar pruebas ZK no solo es intensivo en computación, sino que también requiere recursos de memoria sustanciales. Por ejemplo, generar pruebas para el circuito zkEVM de Scroll de hoy requiere al menos 280 GB de RAM. En tales casos, las FPGAs ofrecen la flexibilidad para escalar la capacidad de memoria según sea necesario.

Optar por centrarse en el desarrollo de FPGA no implica que Cysic haya abandonado las GPUs y ASICs. Al contrario, Cysic está trabajando activamente en soluciones de aceleración basadas en GPU para ofrecer una gama más amplia de servicios flexibles para acelerar cálculos ZK y de IA. Como parte de este esfuerzo, Cysic ya ha establecido una red de computación GPU que incorpora cientos de miles de GPUs avanzadas 3090/4090, destacando su compromiso de aprovechar diversas tecnologías para satisfacer las cambiantes necesidades de los cálculos ZK.

Tarjetas gráficas Cysic y salas de servidores

Las pruebas internas de Cysic han revelado que su SDK de CUDA supera a los últimos marcos de código abierto por un margen significativo, logrando mejoras de velocidad del 50% al 80%. Aprovechando este avanzado SDK de GPU, Cysic ha podido ofrecer servicios de generación de pruebas a varios proyectos líderes de ZK, mostrando su destreza técnica. Al mismo tiempo, Cysic está avanzando en el desarrollo de ASIC, con procesos de diseño y tape-out progresando activamente, lo que indica su compromiso de llevar los límites del hardware computacional aún más lejos.

ZKP + DePIN: Liberando el Potencial de la Red Cysic

A primera vista, la incursión de Cysic en el hardware de aceleración ZKP podría parecer sencilla. Sin embargo, en el contexto de 2024, con el ascenso meteórico de Helium Mobile y el crecimiento explosivo de io.net, la llegada de DePIN ha ampliado significativamente los horizontes de Cysic.

La gran visión de Cysic implica el establecimiento de una red de probadores impulsada por la aceleración de hardware ZKP. Este ambicioso proyecto planea no solo incorporar las soluciones de hardware patentadas de Cysic, como FPGA, GPU y ASIC, en Prover Network, sino también capacitar a los miembros de la comunidad para que contribuyan con una amplia gama de recursos informáticos. A través de la creación de una red informática descentralizada, Cysic tiene como objetivo infundir la generación de pruebas ZK con incentivos económicos y mecanismos de gobernanza sólidos.

En esencia, Prover Network de Cysic democratiza un servicio que tradicionalmente era B2B, abriéndolo a usuarios individuales y sirviendo como un conector fundamental entre los proyectos ZK, los proveedores de energía informática y los validadores de la comunidad. Este enfoque innovador es el primero en el campo de la aceleración de hardware ZKP. Anteriormente, ZKP y la adquisición de hardware de aceleración especializado podrían haber sido desalentadores para el usuario promedio. La red Cysic, sin embargo, simplifica la participación; los usuarios solo necesitan contribuir con su potencia de cómputo para formar parte de la red informática ZKP. La visión es clara: a medida que la red se expanda con más usuarios y potencia de cómputo, la eficiencia de la generación de pruebas ZK aumentará, acercando el sueño de las "pruebas en tiempo real" casi instantáneas a la realidad.

Tras la fusión de Ethereum, un número significativo de antiguos mineros de PoW se quedaron con GPUs subutilizadas, lo que presenta una valiosa oportunidad para que Prover Network aproveche este recurso existente. Pero ¿qué pasa con aquellos que no tienen el hardware necesario para unirse a la red DePIN? Cysic ha tomado medidas proactivas para abordar este desafío, diseñando dos innovadores chips/dispositivos ZK DePIN, el ZK Air y el ZK Pro, programados para su lanzamiento en 2025. Estos desarrollos tienen como objetivo expandir la base de la comunidad y escalar aún más el mercado, marcando el movimiento estratégico de Cysic hacia la inclusión y el crecimiento en el ecosistema ZKP.

Como se ilustra, el dispositivo ZK Air está diseñado para ser tan compacto como un banco de energía o un cargador de computadora portátil, ofreciendo una solución portátil para las tareas de ZK DePIN. Este dispositivo cuenta con capacidades de computación que superan a las de las tarjetas gráficas de consumo de gama más alta, lo que permite a los usuarios conectarlo a computadoras portátiles, iPads o teléfonos inteligentes a través de un cable Tipo-C. A través de la Red Prover, facilita la aceleración de las pruebas ZK a pequeña escala, recompensando a los usuarios por sus contribuciones. Además, ZK Air puede generar pruebas ZK directamente en una computadora local. Por otro lado, ZK Pro está dirigido a entidades comerciales, optimizado para iniciativas ZK extensas como zkRollup y zkML, convirtiendo a ZK Air en la opción preferida para la mayoría de los usuarios debido a su accesibilidad y utilidad.

La sinergia entre la aceleración de hardware de ZKP y DePIN es evidente. Mientras io.net se enfoca en IA y ML con su red descentralizada de GPU, Cysic apuesta por ZK como el futuro del blockchain. Su hardware exclusivo es lo suficientemente versátil como para cumplir con cualquier demanda computacional de ZK, respaldado por un mercado de ZK valorado en más de $15 mil millones, prometiendo perspectivas de crecimiento significativas.

Xiaofeng una vez comentó: "La esencia de la cadena de bloques está interconectada con DePIN, con la minería de hardware de Bitcoin sirviendo como la forma rudimentaria de DePIN." La aceleración de hardware ZKP recuerda al mecanismo PoW de Bitcoin. Sin embargo, la introducción de la Red de Probadores marca el establecimiento de una red de computación ZKP dedicada de Cysic. Al igual que PoW, la minería ZKP dentro del marco de DePIN tiene como objetivo ser completamente sin permisos. A diferencia del PoW tradicional, donde solo los mineros más rápidos son recompensados, lo que lleva a esfuerzos invalidados para otros, la Red de Probadores de Cysic asegura que todas las contribuciones sean reconocidas y recompensadas.

Se invita a los usuarios a participar en las primeras iniciativas de Cysic en Galxe, incluyendo ganar insignias, acuñar NFT y participar en la red de prueba programada para mayo a junio de este año. Cysic insinúa recompensar a los participantes tempranos con incentivos exclusivos de NFT, destacando su compromiso con la participación de la comunidad y la innovación en el espacio de ZKP.

Descargo de responsabilidad：

1. Este artículo es un extracto de [ Foresight News], Todos los derechos de autor pertenecen al autor original [Peng SUN]. Si hay objeciones a esta reimpresión, por favor póngase en contacto con el Gate Learnequipo y lo manejarán rápidamente.
2. Descargo de responsabilidad: Las opiniones expresadas en este artículo son únicamente del autor y no constituyen consejo de inversión.
3. Las traducciones del artículo a otros idiomas son realizadas por el equipo de Gate Learn. A menos que se mencione, está prohibido copiar, distribuir o plagiar los artículos traducidos.