Já considerou a possibilidade de Proof of Work (PoW) fazer um retorno no Ethereum? Com Cysic, parece mais possível do que nunca.

Em maio passado, Vitalik Buterin afirmou em Montenegro que "nos próximos 10 anos, zk-SNARKs, construídos com base na tecnologia ZK, serão tão importantes quanto o próprio blockchain", marcando o compromisso da Ethereum com o ZK. Um ano depois, Vitalik fez uma aparição surpresa em Hong Kong, reiterando que ZK é o futuro da Ethereum e destacando a aceleração de hardware como a chave para superar as limitações dos zk-SNARKs.

A conversa em torno da aceleração de ZKP tem sido de longa data, com os setores académico e industrial a explorarem maneiras de otimizar os algoritmos ZK para velocidade. No entanto, só em 2022 é que a aceleração de hardware chamou a atenção do público como uma solução alternativa. Esse ano poderia ser considerado o ano inaugural para a aceleração de hardware de ZKP, com o lançamento do ZPrize pela Aleo, a competição de tecnologia ZKP acelerada por hardware de mais alta qualidade e tecnicamente profunda no campo da criptografia de conhecimento zero. Publicações da Paradigm sobre...Aceleração de hardware de ZKP“ e “ da IOSGPorque estamos otimistas com a aceleração de hardware de prova de conhecimento zero"seguido. Alguns têm rejeitado a ideia com a frase "se o algoritmo não funcionar, o hardware o fará", expressando ceticismo em relação à aceleração de hardware. No entanto, como ZPrizesapontou:

Apesar dos avanços significativos em software e algoritmos nos últimos anos, a aceleração de hardware tem permanecido um caminho menos percorrido na criptografia de conhecimento zero. Muitos esquecem que as técnicas criptográficas modernas só se tornaram praticamente valiosas após serem implementadas nativamente em CPUs. A aceleração de hardware não se limita a ASICs - também engloba novos métodos para otimizar GPUs, CPUs, FPGAs e dispositivos móveis para gerar provas de conhecimento zero mais rapidamente.

A necessidade de aceleração de hardware ZKP tornou-se amplamente reconhecida em 2023 com a introdução do PoSW da Aleo, que introduziu incentivos econômicos para cálculos de MSM e NTT. No entanto, a história de hoje não é sobre a Aleo, mas sobre a Cysic, que tem como objetivo fornecer uma solução abrangente para geração de provas ZK em tempo real usando GPUs, FPGAs e ASICs. Eles estão prontos para lançar dois dispositivos ZK DePIN, ZK Air e ZK Pro, e em breve iniciarão pré-vendas de máquinas de mineração. A Cysic tem como objetivo atender às necessidades computacionais em todos os cenários ZK, não apenas como um fornecedor de serviços B2B, mas construindo uma rede DePIN que abre serviços B2B para usuários C-end com diferentes potências computacionais. Em outras palavras, qualquer pessoa pode se juntar à rede Cysic e quanto mais participantes houver, maior será o poder computacional e mais rápidas serão as provas ZK. Eventualmente, ZK se tornará onipresente e integrado à vida cotidiana.

Esta narrativa é cativante e ambiciosa, tornando o sonho outrora distante da aceleração de hardware ZKP parecer ao alcance da pessoa comum! Hoje, o Foresight News aprofunda-se na aceleração de hardware ZKP, nas características da Cysic e seus produtos de hardware, e na infraestrutura da rede DePIN para ver o que a Cysic pretende alcançar e quão significativo poderia ser o seu potencial de mercado.

Apostar no Mercado de Aceleração de Hardware ZKP: O Contexto e Visão da Cysic

A Cysic, criada em agosto de 2022, opera como uma camada de geração e verificação ZKP (Zero-Knowledge Proof) em tempo real, oferecendo Zero-Knowledge Computing as a Service (ZK-CaaS) alimentado por seus chips proprietários ASIC, FPGA e GPU. Em fevereiro de 2023, a Cysic garantiu US$ 6 milhões em financiamento semente, liderado pela Polychain Capital com contribuições da HashKey, SNZ Holding, ABCDE, A&T Capital e Web3.com Foundation. Em outubro do mesmo ano, Cysic ganhou o prêmio principal na competição ZPrize "Beat the Best (FPGA/GPU)" com sua tecnologia FPGA.

A equipa fundadora da Cysic ostenta um impressionante historial e fortes capacidades. O co-fundador Leo Fan é responsável pela arquitetura do sistema e investigação criptográfica na Cysic. Depois de obter o seu mestrado em ciência da computação na Academia Chinesa de Ciências, prosseguiu com um doutoramento em ciência da computação na Universidade de Cornell. Durante a sua carreira académica, trabalhou como investigador em instituições de prestígio como IC3, Yahoo, Bell Labs e IBM. Após a graduação, Leo juntou-se à Algorand para se concentrar na investigação criptográfica e atualmente é professor assistente no departamento de ciência da computação da Universidade de Rutgers. O co-fundador Bowen Huang, que abandonou o seu programa de doutoramento na Universidade de Yale para obter um mestrado, lidera agora a gestão de chips e da cadeia de abastecimento na Cysic. Anteriormente, foi engenheiro de pesquisa no Instituto de Tecnologia da Computação da Academia Chinesa de Ciências. Reconhecendo o potencial do ZK como a solução de escala definitiva para a indústria blockchain e a aceleração de hardware como o caminho tecnológico inevitável, embarcaram nesta aventura antes de 2022.

Atualmente, o campo ZK é dominado por dois sistemas de prova: zk-SNARKs e zk-STARKs. Projetos como Zcash, Scroll, Taiko, Mina, Aztec, Manta e Anoma utilizam zk-SNARKs, enquanto Starknet, StarkEx e zkSync (que transitou para Boojum) empregam zk-STARKs. Além disso, existem projetos ZK como o protocolo de dados históricos da Ethereum Axiom e o desenvolvedor de tecnologia ZK Nil Foundation. De acordo com as estimativas da Cysic, o mercado é composto por mais de 50 principais projetos ZK com um valor de mercado combinado superior a $100 mil milhões, enquanto a valoração total da faixa de aplicação de ZKP ultrapassou $15 mil milhões.

Nos últimos dois anos, a faixa ZK tem sido criticada pelos longos tempos de geração de prova e pelas altas demandas de recursos. Por exemplo, o uso de GPUs pela Scroll para a geração de prova ZK requer pelo menos uma hora e mais de 280GB de RAM. Esses problemas não apenas impedem a adoção generalizada de ZKP, mas também retardam o progresso comercial do Ethereum. Embora as provas STARK sejam geradas mais rapidamente do que as SNARKs, ambas requerem aceleração de hardware para aumentar a velocidade da prova de horas para segundos. Sem superar esse gargalo, a visão de ZKP de sincronizar a produção de blocos com o Ethereum, como idealizado por Vitalik, permanece inatingível.

Apesar da visão da Ethereum Foundation sobre ZK como o futuro da escalabilidade, os ZK Rollups detêm atualmente uma quota de mercado pouco convincente no espaço Ethereum L2. Os 5 principais L2s por TVL utilizam todos o Optimism Rollup, sendo que os ZK Rollups representam apenas 8,5% da quota de mercado. O Starknet é o único projeto ZK Rollup avaliado em mais de $1 bilião, em grande parte devido aos incentivos do ecossistema da fundação e às expetativas de airdrop. Dada a elevada avaliação do seguimento ZK, se a aceleração de hardware puder resolver em grande parte os desafios atuais, o potencial de mercado é substancial.

A Cysic está a definir objetivos ambiciosos com o objetivo final de fornecer uma solução abrangente de aceleração de hardware GPU + ASIC, visando as necessidades computacionais em todos os cenários de computação ZK, como ZK Rollup, zkML e ZK Bridge. Como passo intermédio, ao longo do último ano, a Cysic desenvolveu o seu próprio hardware de aceleração FPGA capaz de suportar uma variedade de sistemas de prova, incluindo Halo2, RapidSnark, Plonky2x. Esta ação não só demonstrou uma versatilidade e flexibilidade sem precedentes, mas também abriu um vasto universo de oportunidades de negócio.

Explorando a Aceleração do Hardware ZKP: Uma Profundidade nos Sistemas de Prova ZK

Depois de discutir sobre Cysic e o campo emergente de aceleração de hardware ZKP, é hora de aprofundar no que exatamente este hardware visa acelerar. No seu núcleo, o objetivo é acelerar os cálculos envolvidos na geração de provas ZK, tornando essencialmente uma competição de poder computacional. Esta é parte da razão por trás da minha afirmação de que a tecnologia ZKP está reintroduzindo o conceito de Proof of Work (PoW) no Ethereum. Mas olhando mais de perto, que cálculos específicos estão sendo acelerados pelo hardware ZKP? Para esclarecer isso, vamos examinar o sistema de provas zk-SNARKs para entender a jornada desde a aritmetização até a geração e verificação de provas.

Primeiramente, todas as transações do usuário na blockchain são agregadas em Rollups off-chain. Assim, a natureza e o volume dessas transações influenciam diretamente a complexidade tanto do design do circuito quanto das próprias provas ZK.

A seguir vem a fase de “aritmetização”, onde os dados da transação são transformados em circuitos ZK e subsequentemente em expressões matemáticas polinomiais. Este processo assemelha-se à divisão entre o “front-end” e o “back-end” no desenvolvimento de software tradicional. No “front-end”, os dados da transação são estruturados em circuitos utilizando linguagens como R1CS e PLONK, convertendo-os numa série de polinómios. Isto é semelhante à tradução de diagramas de circuitos em fórmulas matemáticas, que depois orientam a construção e operação do circuito. Quanto mais complexas e numerosas forem as transações, maior será a escala do circuito e mais elevados serão os graus polinomiais.

Com as bases estabelecidas pela aritmetização, o próximo passo é desenvolver o "back-end" - o próprio sistema de prova ZK, que é responsável por gerar provas de conhecimento zero. O sistema de prova zk-SNARKs, por exemplo, é composto por dois componentes principais: PIOP e PCS. PIOPs proeminentes incluem PLONK e GKR, enquanto PCSs (Esquemas de Compromisso Polinomial) conhecidos apresentam FRI e KZG. Por exemplo, combinar PLONK com IPA pode criar a variante Zcash do sistema de prova Halo2, PLONK com KZG pode produzir a versão PSE/Scroll do Halo2, e PLONK com FRI leva ao Plonky2. Os sistemas de prova ZK contemporâneos utilizam predominantemente esquemas como Halo2 e Groth 16, que são baseados em KZG.

Usando o protocolo Groth16 como ilustração, podemos simplificar o cálculo e representá-lo como um problema de Satisfabilidade de Circuito (C-SAT) usando restrições R1CS. Este problema C-SAT é então ainda mais condensado num problema de satisfabilidade de Programa Aritmético Quadrático (QAP), levando à criação de polinómios públicos Ui(x), Vi(x), Wi(x), T(x) e um vetor a. Este vetor a engloba tanto as entradas públicas como os segredos (testemunhas), respeitando a relação representada no diagrama fornecido. Resolver o problema de satisfabilidade do QAP é direto quando a é conhecida, mas deduzir a a partir dos polinómios públicos é um desafio significativo. Este desafio desloca efetivamente a prova da autenticidade e completude do processo de cálculo para demonstrar que o Provador detém a solução a(i), um passo crucial no desenvolvimento do framework de backend do ZKP.

A parte posterior do ZKP está estruturada em três fases principais: Configuração, Prova e Verificador. Cada fase utiliza parâmetros específicos. O processo começa alimentando os polinómios aritmetizados e um número aleatório secreto R (introduzindo o conceito de 'configuração confiável') na fase de Configuração. Após esta configuração, o Prova e o Verificador podem, respetivamente, gerar e verificar provas usando os parâmetros Sp e Sv. Ao longo desta fase, o Prova calcula e cria provas usando tanto entradas públicas quanto segredos, enquanto o Verificador verifica essas provas em relação às entradas públicas. Importante, o Verificador permanece inconsciente dos segredos envolvidos.

Durante a fase de geração de prova pelo Prover, é necessária uma computação extensiva. A questão que surge é: como podemos acelerar este processo computacional para gerar provas? É precisamente aqui que a aplicação de hardware se torna crucial. Atualmente, aproveitar o hardware para melhorar a capacidade computacional representa a única abordagem; naturalmente, maior potência computacional resulta em menor tempo de processamento.

Cada sistema de prova engloba operações criptográficas distintas que exigem um esforço computacional substancial. Dentro dos sistemas baseados em PLONK + KZG, as operações que consomem mais tempo são a Multiplicação Multi-Escalar (MSM) e a Transformada Teórica de Números (NTT). Para sistemas zk-STARK, os principais obstáculos computacionais são NTT e cálculos de Hash de Merkle. A MSM está relacionada com cálculos relacionados com curvas elípticas, enquanto a NTT é semelhante a uma Transformada Rápida de Fourier (FFT) mas adaptada para campos finitos, servindo como uma variante otimizada do FFT projetada para cálculos relacionados com polinómios. Quase todos os principais protocolos ZK utilizam extensivamente esses dois processos computacionais, que em conjunto constituem 80-95% do tempo necessário para gerar provas. Geralmente, os cálculos MSM representam 60-70% da carga de trabalho computacional total, com a NTT contribuindo com cerca de 25%. No entanto, esses percentuais podem variar de acordo com diferentes implementações. Dependendo da distribuição das tarefas computacionais, é viável direcionar a aceleração para a MSM ou NTT individualmente ou para acelerar ambos os processos simultaneamente.

Pontes com FPGA, Visando o ASIC ZK

Visto de uma perspetiva mais ampla, as tarefas computacionais significativas envolvem essencialmente operações de pipeline diretas que apenas requerem poder computacional robusto. Dada a natureza determinística das computações de prova ZK, que necessitam de cálculos repetitivos para gerar resultados de prova, hardware dedicado adaptado para funções específicas oferece claras vantagens sobre as soluções de software. A complexidade das computações poderia ser substancialmente mitigada com a implementação de processamento paralelo. Curiosamente, tanto as computações MSM como NTT são adequadas para melhoria através de hardware de alto desempenho que facilita o processamento paralelo.

Jornada da Cysic e Direções Futuras

Cysic tem como objetivo ser pioneira na aceleração de ASIC ZK, aspirando fornecer uma ampla gama de soluções de aceleração de hardware ASIC que englobam cálculos de MSM e NTT. As Leo Fan apontou, “Uma quantidade considerável de testes e prototipagem em FPGA é essencial antes de avançar para o desenvolvimento de ASIC.”

No último ano, a Cysic concluiu com sucesso a fase inicial do design do seu Proof of Concept (POC), estabelecendo aceleradores baseados em FPGA para cálculos de MSM, NTT e Poseidon Merkle Tree, juntamente com um framework abrangente de aceleração de hardware ZK de ponta a ponta que abrange todo o fluxo operacional.

Protótipo FPGA da Cysic (Em montagem)

Dados recentes revelam que o SolarMSM da Cysic é capaz de executar cálculos de MSM na escala de 2³⁰ em 0,195 segundos, posicionando-o como o mais eficiente entre todas as tentativas de aceleração de hardware FPGA-MSM conhecidas até à data. Da mesma forma, o SolarNTT alcança cálculos de NTT da mesma escala em 0,218 segundos. Além disso, a tecnologia de aceleração FPGA da Cysic está atualmente a ser utilizada nos cálculos ZK da Scroll, conseguindo processar tarefas de MSM e NTT na escala de 2²² em aproximadamente 1 milissegundo (0,001 segundos).

Comparação de GPU, FPGA e ASIC

Explorar a jornada em direção ao desenvolvimento de ASIC requer uma análise das forças comparativas de diferentes tipos de hardware de aceleração. O atrativo da aceleração de hardware reside na sua capacidade de reduzir o consumo de energia, minimizar atrasos, aumentar as capacidades de processamento paralelo e melhorar o rendimento de dados. Esta otimização permite uma implantação mais eficiente do espaço do circuito integrado e dos componentes. Com as CPUs a caírem em desuso devido aos seus longos tempos de processamento e uso excessivo de energia, a atenção virou-se para as GPUs, FPGAs e ASICs, cada um distinto pela sua única combinação de flexibilidade e eficiência de desempenho.

No reino dos projetos ZK, as GPUs tornaram-se a escolha para aceleração de hardware, estando amplamente disponíveis, tornando-as a solução temporária até à chegada de hardware mais especializado. As GPUs oferecem uma opção custo-eficaz e adaptável para os desenvolvedores de aceleração de hardware ZK, com ferramentas como o CUDA SDK que facilitam tarefas de processamento paralelo como MSM. No entanto, as GPUs não estão isentas de desvantagens, nomeadamente a sua dependência do ambiente de hardware, o que pode ser restritivo ao utilizar modelos de alta gama.

As FPGAs apresentam uma proposta diferente, sendo programáveis e reconfiguráveis para se adaptarem a vários algoritmos com base nas necessidades de sistemas ou aplicações específicos. Essa adaptabilidade os torna particularmente adequados para cálculos como FFT e NTT. O desenvolvimento de hardware FPGA transforma essencialmente o processo em um "jogo de software", onde o poder coletivo de múltiplos FPGAs pode superar em muito o das GPUs, sendo mais econômico em termos de despesas de hardware e consumo de energia. Apesar dessas vantagens, as FPGAs têm custos iniciais mais altos e demandas de cadeia de suprimentos mais complexas em comparação com as GPUs.

Por outro lado, os ASICs são feitos sob medida para se destacarem em tarefas específicas, sendo o seu design personalizado marca-los como o auge das soluções de aceleração de hardware para a tecnologia ZK. Esta especialização vem com limitações, como a incapacidade de reprogramar ou multitarefa em diferentes algoritmos ZK. Apesar destas restrições, os ASICs oferecem um desempenho e eficiência inigualáveis, embora com prazos de produção mais longos e requisitos de investimento mais elevados. Isso torna o desenvolvimento de ASIC uma empreitada de alto risco, prometendo benefícios sem precedentes para aqueles capazes de navegar em suas complexidades.

fonte:Amber Group

Uma análise mais detalhada das escolhas estratégicas revela por que a Cysic optou por ser pioneira com hardware de aceleração FPGA em sua fase inicial. Dadas as limitações dos ASICs, incluindo sua falta de flexibilidade, custos elevados e cronogramas de desenvolvimento prolongados, as FPGAs surgem como a escolha ideal para ganhar uma posição no mercado durante esta fase intermediária. A tecnologia FPGA da Cysic é versátil o suficiente para suportar vários sistemas de prova ZK, como Halo2, RapidSnark e Plonky2x, permitindo lidar com todo o espectro dos atuais algoritmos ZK mainstream. Isso significa que as FPGAs são capazes de atender às demandas computacionais em todos os cenários onde são necessários cálculos ZK, desde ZK Rollups até ZKML e ZK Bridges. Além disso, o processo de geração de provas ZK não é apenas intensivo computacionalmente, mas também requer recursos de memória substanciais. Por exemplo, a geração de provas para o circuito zkEVM do Scroll de hoje requer pelo menos 280 GB de RAM. Nestes casos, as FPGAs oferecem a flexibilidade para dimensionar a capacidade de memória conforme necessário.

Optar por focar no desenvolvimento de FPGA não implica que a Cysic tenha abandonado as GPUs e ASICs. Pelo contrário, a Cysic está a trabalhar ativamente em soluções de aceleração baseadas em GPU para oferecer uma gama mais ampla de serviços flexíveis para acelerar cálculos ZK e AI. Como parte deste esforço, a Cysic já estabeleceu uma rede de computação GPU que incorpora centenas de milhares de GPUs avançadas 3090/4090, destacando o seu compromisso em aproveitar diversas tecnologias para atender às necessidades em evolução dos cálculos ZK.

Placas Gráficas Cysic e Salas de Servidores

Os benchmarks internos da Cysic revelaram que o seu SDK CUDA supera significativamente os últimos frameworks de código aberto, alcançando melhorias de velocidade de 50%-80%. Aproveitando este avançado SDK de GPU, a Cysic tem sido capaz de oferecer serviços de geração de prova a vários projetos líderes de ZK, demonstrando a sua competência técnica. Simultaneamente, a Cysic está a progredir no desenvolvimento de ASIC, com processos de design e tape-out a avançar ativamente, indicando o seu compromisso em empurrar os limites do hardware computacional ainda mais.

ZKP + DePIN: Libertando o Potencial da Rede Cysic

À primeira vista, a incursão da Cysic no hardware de aceleração ZKP pode parecer direta. No entanto, situado contra o pano de fundo de 2024, com a ascensão meteórica do Helium Mobile e o crescimento explosivo do io.net, a chegada do DePIN ampliou significativamente os horizontes da Cysic.

A grande visão da Cysic envolve o estabelecimento de uma Rede Prover alimentada por aceleração de hardware ZKP. Este projeto ambicioso planeia não só incorporar as soluções de hardware patenteadas da Cysic, como FPGA, GPU e ASIC, na Rede Prover, mas também capacitar os membros da comunidade para contribuir com uma variedade diversificada de recursos computacionais. Através da criação de uma rede computacional descentralizada, a Cysic tem como objetivo infundir a geração de provas ZK com incentivos económicos e mecanismos de governação robustos.

Em essência, o Prover Network da Cysic democratiza um serviço que era tradicionalmente B2B, abrindo-o para usuários individuais e servindo como um conector fundamental entre projetos ZK, fornecedores de poder de computação e validadores da comunidade. Esta abordagem inovadora é a primeira na arena de aceleração de hardware ZKP. Anteriormente, o ZKP e a aquisição de hardware de aceleração especializado poderiam ter sido assustadores para o usuário médio. No entanto, a rede císica simplifica a participação; os usuários só precisam contribuir com seu poder de computação para fazer parte da rede de computação ZKP. A visão é clara: à medida que a rede se expande com mais usuários e poder de computação, a eficiência da geração de provas ZK aumentará, aproximando o sonho de "provas em tempo real" quase instantâneas da realidade.

Após A Fusão da Ethereum, um número significativo de antigos mineiros PoW ficou com GPUs subutilizadas, apresentando uma oportunidade valiosa para a Prover Network aproveitar este recurso existente. Mas e quanto àqueles sem o hardware necessário para se juntar à rede DePIN? A Cysic tomou medidas proativas para enfrentar este desafio, projetando dois chips/dispositivos ZK DePIN inovadores, o ZK Air e ZK Pro, programados para serem lançados em 2025. Esses desenvolvimentos têm como objetivo expandir a base da comunidade e escalar ainda mais o mercado, marcando a movimentação estratégica da Cysic em direção à inclusão e crescimento no ecossistema ZKP.

Como ilustrado, o dispositivo ZK Air é projetado para ser compacto como um power bank ou carregador de laptop, oferecendo uma solução portátil para tarefas ZK DePIN. Este dispositivo possui capacidades de computação que superam as das placas de vídeo de consumo de ponta, permitindo que os usuários o conectem a laptops, iPads ou smartphones via um cabo Tipo-C. Através da Rede Prover, facilita a aceleração para provas ZK em pequena escala, recompensando os usuários por suas contribuições. Além disso, o ZK Air pode gerar provas ZK diretamente em um computador local. Por outro lado, o ZK Pro atende a entidades comerciais, otimizado para iniciativas ZK extensas como zkRollup e zkML, tornando o ZK Air a escolha mais acessível e útil para a maioria dos usuários.

A sinergia entre aceleração de hardware ZKP e DePIN é evidente. Enquanto io.net visa IA e ML com sua rede descentralizada de GPU, Cysic aposta no ZK como o futuro da blockchain. Seu hardware proprietário é versátil o suficiente para atender a quaisquer demandas computacionais de ZK, suportado por um mercado de ZK no valor de mais de $15 bilhões, prometendo perspectivas de crescimento significativas.

Xiaofeng comentou uma vez: 'A essência do Blockchain está interligada com o PI, com a mineração de hardware do Bitcoin servindo como a forma rudimentar do PI.' A aceleração de hardware ZKP lembra o mecanismo de PoW do Bitcoin. No entanto, a introdução da Rede Prover marca o estabelecimento da Cysic de uma rede de computação ZKP dedicada. Assim como o PoW, a mineração de ZKP dentro do framework do PI tem como objetivo ser totalmente sem permissão. Ao contrário do PoW tradicional, onde apenas os mineradores mais rápidos são recompensados, levando a esforços invalidados para outros, a Rede Prover da Cysic garante que todas as contribuições sejam reconhecidas e recompensadas.

Os utilizadores são convidados a participar nas iniciativas iniciais da Cysic na Galxe, incluindo a obtenção de crachás, cunhagem de NFTs e participação na testnet agendada para maio a junho deste ano. A Cysic sugere recompensar os participantes iniciais com incentivos exclusivos de NFT, destacando o seu compromisso com o envolvimento da comunidade e inovação no espaço ZKP.

Aviso legal：

1. Este artigo é reproduzido de [ Foresight News], Todos os direitos de autor pertencem ao autor original [Peng SUN]. Se houver objeções a esta reimpressão, entre em contato com o Gate Learnequipa, e eles vão tratar disso prontamente.
2. Responsabilidade de Isenção de Responsabilidade: As opiniões expressas neste artigo são exclusivamente do autor e não constituem qualquer conselho de investimento.
3. As traduções do artigo para outros idiomas são feitas pela equipe Gate Learn. Salvo indicação em contrário, copiar, distribuir ou plagiar os artigos traduzidos é proibido.