なぜアメリカ製のAIチップを台湾で実装(パッケージング)するために輸送する必要があるのですか?

ChainNewsAbmedia

一部の高性能人工知能(AI)用ウエハーはアメリカ本土で製造されているものの、後工程の製造能力が非常に特定の地域に集中しているため、これらの半導体チップは先進的なパッケージングのために海を渡って台湾へ運ばれなければなりません。このようなグローバル分業モデルは成熟した技術体系の上に成り立っている一方で、「先進的なパッケージング」が現在のAIサプライチェーンにおける最も脆弱なボトルネックになっています。本映像はCNBCのドキュメンタリーの要点を抜粋したものです。

半導体チップのパッケージングがAIにとって重要である理由

AIのワークロードには大量のデータが必要です。先進的なパッケージング技術(たとえばTSMCのCoWoS、またはインテルのEMIB)は、エンジニアが高帯域幅メモリを同一パッケージ内の計算用チップのそばに直接配置できるようにします。これにより、高密度で効率的な通信チャネルが生まれ、データ転送のボトルネックを回避できます。

各AIチップは、GPUであれカスタムASICであれ、最終的にはサーバーラック内で動作するために回路基板に接続されなければなりません。先進的なパッケージング技術は必要なインターコネクトを提供しており、通常は数万本の微細な配線(マイクロワイヤ)を含みます。これらの強力なチップが外部の世界と確実にやり取りできるようにするためです。こうした高性能で複雑な構成への需要の伸びは予想を上回っており、この先進的なパッケージング技術の生産能力が限られていることが、業界の主要な制約要因となっています。

先進的なパッケージングがメモリウォール突破の鍵

従来の半導体製造はトランジスタの微細化に重点を置いてきましたが、単一チップの物理的な限界が近づくにつれ、Advanced Packaging「先進的なパッケージング」が、Memory Wall「メモリウォール」を突破するための鍵になっています。複数の演算コアとHigh Bandwidth Memory, HBM (高帯域幅メモリ)を同一基板上にパッケージングすることで、高密度で効率的な通信チャネルを構築し、データ転送の遅延を抑えられます。現在の技術トレンドは、2.5Dパッケージングから3Dインテグレーションへと移行しており、後者はDie-to-Die stacking「垂直積層チップ」によって信号伝送の物理距離を大幅に短縮し、データセンターの限られた空間内で、より高い処理性能を統合できるようになります。

TSMCはCoWoSの先進的なパッケージングでインテルのEMIBに対抗する

世界の2大ファウンドリーであるTSMCとインテルは、AI需要に向けて異なるパッケージング構造を開発しています。TSMCが採用するCoWoS(Chip on Wafer on Substrate)技術は、シリコン・インターポーザー(Silicon Interposer)を介在ブリッジとして用い、非常に高い配線密度を実現できます。現在はCoWoS-Lなど、より大きいメモリスタックをサポートする仕様へと進化しています。一方、インテルは、埋め込み型の多チップ相互接続ブリッジ(EMIB)技術を開発しており、全サイズのインターポーザーは使わず、局所的なシリコンブリッジを基板に埋め込むことで、材料の利用効率を高め、コストを下げることを狙っています。両社はそれぞれSOICとFoveros Directの技術も発表しており、将来の3Dパッケージング市場での主導的地位をめぐって競っています。

サプライチェーンの地政学的リスクはどうやってブレイクイーブンできる?

現時点で先進的なパッケージングの生産能力はアジアに高度に集中しており、とくに台湾と韓国です。この地理的な高い集中は、たとえば一部がアメリカで製造されたチップでも最後の工程のために台湾へ送り返す必要がある、といった地政学と物流効率に関する議論を引き起こしています。これは運搬時間を増やすだけでなく、潜在的な地域的・政治的リスクにも直面することになります。こうした状況への対応として、TSMCはアメリカのアリゾナ州に先進的なパッケージング工場を最初の一陣として設立する計画を立て、インテルも米国内でのパッケージング事業を段階的に拡大しています。これは、半導体産業がサプライチェーンの強靭性を高めるために、生産拠点を分散しようとしていることを示しています。

AIチップ市場の需要の伸びは、業界の初期段階における投資予測を上回っており、その結果、パッケージング工程には明確な生産能力のボトルネックが生じています。NVIDIA(ナイビディア)などの先行企業がTSMCのCoWoS生産能力の大半を予約しているため、他の競合企業やカスタム特殊用途向け集積回路(ASIC)の開発者は、生産能力の獲得において課題に直面しています。ギャップを埋めるために、主要なウェハー製造のファウンドリーと第三者の専門的なOSAT(アウトソース・アセンブリ&テスト)メーカーは、資本支出を急速に増やし、市場が求める高性能インターコネクト技術への需要を満たすために、設備と工場の拡張によって対応しようとしています。

この記事 アメリカ製のAIチップはなぜ台湾でパッケージングされる必要があるのか? 最初に チェーンニュースABMediaに掲載されました。

免責事項:このページの情報は第三者から提供される場合があり、Gateの見解または意見を代表するものではありません。このページに表示される内容は参考情報のみであり、いかなる金融、投資、または法律上の助言を構成するものではありません。Gateは情報の正確性または完全性を保証せず、当該情報の利用に起因するいかなる損失についても責任を負いません。仮想資産への投資は高いリスクを伴い、大きな価格変動の影響を受けます。投資元本の全額を失う可能性があります。関連するリスクを十分に理解したうえで、ご自身の財務状況およびリスク許容度に基づき慎重に判断してください。詳細は免責事項をご参照ください。
コメント
0/400
コメントなし