Você já considerou a possibilidade de Proof of Work (PoW) fazer um retorno no Ethereum? Com Cysic, parece mais possível do que nunca.

Em maio passado, Vitalik Buterin afirmou em Montenegro que "nos próximos 10 anos, zk-SNARKs, construídos com tecnologia ZK, serão tão importantes quanto a própria blockchain", marcando o compromisso da Ethereum com ZK. Um ano depois, Vitalik fez uma aparição surpresa em Hong Kong, reiterando que ZK é o futuro da Ethereum e destacando a aceleração de hardware como a chave para superar as limitações dos zk-SNARKs.

A conversa em torno da aceleração de ZKP tem sido de longa data, com os setores acadêmico e industrial explorando maneiras de otimizar algoritmos ZK para velocidade. No entanto, foi somente em 2022 que a aceleração de hardware chamou a atenção do público como uma solução alternativa. Esse ano poderia ser considerado o ano inaugural para a aceleração de hardware de ZKP, com o lançamento do ZPrize pela Aleo, a competição de tecnologia ZKP acelerada por hardware de mais alta qualidade e mais tecnicamente profunda no campo da criptografia de conhecimento zero. Publicações da Paradigm sobre Aceleração de hardware de ZKP" e "IOSG's " da IOSGPor que estamos otimistas com a aceleração de hardware de prova de conhecimento zeroAlguns têm rejeitado a ideia com a frase 'se o algoritmo não for suficiente, o hardware vai resolver', expressando ceticismo em relação à aceleração de hardware. No entanto, conformeZPrizesapontou:

Apesar dos avanços significativos em software e algoritmos nos últimos anos, a aceleração de hardware tem sido um caminho menos percorrido na criptografia de conhecimento zero. Muitos esquecem que técnicas criptográficas modernas só se tornaram praticamente valiosas após serem implementadas nativamente em CPUs. A aceleração de hardware não se limita a ASICs - também abrange novos métodos para otimizar GPUs, CPUs, FPGAs e dispositivos móveis para gerar provas de conhecimento zero mais rapidamente.

A necessidade de aceleração de hardware ZKP tornou-se amplamente reconhecida em 2023 com a introdução do PoSW da Aleo, que introduziu incentivos econômicos para cálculos de MSM e NTT. No entanto, a história de hoje não é sobre a Aleo, mas sobre a Cysic, que visa fornecer uma solução abrangente para geração de provas ZK em tempo real usando GPUs, FPGAs e ASICs. Eles estão prontos para lançar dois dispositivos ZK DePIN, ZK Air e ZK Pro, e em breve começarão as pré-vendas para máquinas de mineração. A Cysic tem como objetivo atender às necessidades computacionais em todos os cenários ZK, não apenas como provedora de serviços B2B, mas construindo uma rede DePIN que abre serviços B2B para usuários C-end com diferentes poderes computacionais. Em outras palavras, qualquer pessoa pode ingressar na rede Cysic, e quanto mais participantes houver, maior será o poder computacional e mais rápidas serão as provas ZK. Eventualmente, o ZK se tornará onipresente e integrado à vida cotidiana.

Essa narrativa é cativante e ambiciosa, tornando o sonho outrora distante da aceleração de hardware ZKP parecer ao alcance da pessoa comum! Hoje, a Foresight News mergulha na aceleração de hardware ZKP, nas características da Cysic e seus produtos de hardware, e na infraestrutura da rede DePIN para ver o que a Cysic pretende alcançar e quão significativo poderia ser seu potencial de mercado.

Apostando no Mercado de Aceleração de Hardware ZKP: O Contexto e Visão da Cysic

A Cysic, criada em agosto de 2022, opera como uma camada de geração e verificação de Prova de Conhecimento Zero (ZKP) em tempo real, oferecendo Computação de Conhecimento Zero como Serviço (ZK-CaaS) alimentada por seus chips ASIC, FPGA e GPU proprietários. Em fevereiro de 2023, a Cysic garantiu US$ 6 milhões em financiamento semente, liderado pela Polychain Capital com contribuições da HashKey, SNZ Holding, ABCDE, A&T Capital e Web3.com Foundation. Em outubro do mesmo ano, a Cysic ganhou o prêmio principal na competição ZPrize "Beat the Best (FPGA/GPU)" com sua tecnologia FPGA.

A equipe fundadora da Cysic possui um impressionante histórico e fortes capacidades. O co-fundador Leo Fan é responsável pela arquitetura do sistema e pesquisa criptográfica na Cysic. Após obter seu mestrado em ciência da computação pela Academia Chinesa de Ciências, ele prosseguiu com um doutorado em ciência da computação na Universidade Cornell. Durante sua carreira acadêmica, ele atuou como pesquisador em instituições de prestígio como IC3, Yahoo, Bell Labs e IBM. Após a graduação, Leo ingressou na Algorand para focar em pesquisa criptográfica e atualmente atua como professor assistente no departamento de ciência da computação da Universidade Rutgers. O co-fundador Bowen Huang, que deixou seu programa de doutorado na Universidade Yale para obter um mestrado, agora lidera a gestão de chip e da cadeia de suprimentos na Cysic. Anteriormente, ele foi engenheiro de pesquisa no Instituto de Tecnologia da Computação da Academia Chinesa de Ciências. Reconhecendo o potencial do ZK como a solução definitiva de escalonamento para a indústria de blockchain e a aceleração de hardware como o caminho tecnológico inevitável, eles embarcaram nesta empreitada antes de 2022.

Atualmente, o campo ZK é dominado por dois sistemas de prova: zk-SNARKs e zk-STARKs. Projetos como Zcash, Scroll, Taiko, Mina, Aztec, Manta e Anoma utilizam zk-SNARKs, enquanto Starknet, StarkEx e zkSync (que passou para Boojum) empregam zk-STARKs. Além disso, existem projetos ZK como o protocolo de dados históricos do Ethereum Axiom e o desenvolvedor de tecnologia ZK Nil Foundation. Segundo estimativas da Cysic, o mercado é composto por mais de 50 principais projetos ZK com um valor de mercado combinado superior a $100 bilhões, enquanto a avaliação total do segmento de aplicativos ZKP ultrapassou $15 bilhões.

Nos últimos dois anos, a trilha ZK tem sido criticada pelos longos tempos de geração de prova e altas demandas de recursos. Por exemplo, o uso de GPUs da Scroll para a geração de provas ZK requer pelo menos uma hora e mais de 280GB de RAM. Esses problemas não apenas dificultam a adoção generalizada de ZKP, mas também retardam o progresso comercial do Ethereum. Embora as provas STARK sejam geradas mais rapidamente do que as SNARKs, ambas exigem aceleração de hardware para aumentar as velocidades de prova de horas para segundos. Sem romper esse gargalo, a visão de ZKP de sincronizar a produção de blocos com o Ethereum, conforme imaginado por Vitalik, permanece inatingível.

Apesar da visão da Ethereum Foundation sobre a ZK como o futuro da escalabilidade, os ZK Rollups atualmente possuem uma participação de mercado pouco convincente no espaço da Ethereum L2. Os 5 principais L2s por TVL todos usam Optimism Rollup, com os ZK Rollups representando apenas 8,5% da participação de mercado. Starknet é o único projeto ZK Rollup avaliado em mais de $1 bilhão, em grande parte devido aos incentivos do ecossistema da fundação e às expectativas de airdrop. Dada a alta valoração da trilha ZK, se a aceleração de hardware puder resolver em grande parte os desafios atuais, o potencial de mercado é substancial.

Cysic está mirando alto com o objetivo final de fornecer uma solução abrangente de aceleração de hardware GPU + ASIC, visando às necessidades computacionais em todos os cenários de computação ZK, como ZK Rollup, zkML e ZK Bridge. Como etapa intermediária, no último ano, a Cysic desenvolveu seu próprio hardware de aceleração FPGA capaz de suportar uma variedade de sistemas de prova, incluindo Halo2, RapidSnark, Plonky2x. Essa iniciativa não apenas demonstrou uma versatilidade e flexibilidade sem precedentes, mas também abriu um vasto universo de oportunidades de negócios.

Explorando a Aceleração do Hardware ZKP: Uma Profundidade nos Sistemas de Prova ZK

Após discutir Cysic e o campo crescente de aceleração de hardware ZKP, é hora de aprofundar exatamente o que este hardware visa acelerar. Em sua essência, o objetivo é acelerar os cálculos envolvidos na geração de provas ZK, essencialmente transformando-o em uma competição de poder de computação. Esta é parte da razão por trás da minha afirmação de que a tecnologia ZKP está reintroduzindo o conceito de Proof of Work (PoW) para Ethereum. Mas olhando mais de perto, que cálculos específicos estão sendo acelerados pelo hardware ZKP? Para esclarecer isso, vamos examinar o sistema de prova zk-SNARKs para entender a jornada da aritmetização para a geração e verificação de provas.

Primeiramente, todas as transações de usuários na blockchain são agregadas em Rollups off-chain. Assim, a natureza e o volume dessas transações influenciam diretamente a complexidade tanto do design do circuito quanto das próprias provas de ZK.

Em seguida, vem a fase de "aritmetização", onde os dados da transação são transformados em circuitos ZK e posteriormente em expressões matemáticas polinomiais. Esse processo se assemelha à divisão entre "front-end" e "back-end" no desenvolvimento de software tradicional. No "front-end", os dados da transação são estruturados em circuitos usando linguagens como R1CS e PLONK, convertendo-os em uma série de polinômios. Isso é semelhante a traduzir diagramas de circuito em fórmulas matemáticas, que então guiam a construção e operação do circuito. Quanto mais complexas e numerosas forem as transações, maior será a escala do circuito e maior serão os graus dos polinômios.

Com o trabalho preliminar realizado pela aritmetização, o próximo passo é desenvolver o “back-end” - o próprio sistema de prova ZK, que é responsável por gerar provas de conhecimento zero. O sistema de prova zk-SNARKs, por exemplo, é composto por dois componentes principais: PIOP e PCS. PIOPs proeminentes incluem PLONK e GKR, enquanto PCSs bem conhecidos (Esquemas de Compromisso Polinomial) apresentam FRI e KZG. Por exemplo, combinar PLONK com IPA pode criar a variante Zcash do sistema de prova Halo2, PLONK com KZG pode produzir a versão PSE/Scroll do Halo2, e PLONK com FRI leva a Plonky2. Os sistemas de prova ZK atuais predominantemente utilizam esquemas como Halo2 e Groth 16, que são baseados em KZG.

Usando o protocolo Groth16 como ilustração, podemos simplificar o cálculo e representá-lo como um problema de Satisfabilidade de Circuito (C-SAT) usando restrições R1CS. Esse problema C-SAT é então ainda mais simplificado em um problema de Satisfabilidade de Programa Aritmético Quadrático (QAP), levando à criação de polinômios públicos Ui(x), Vi(x), Wi(x), T(x) e um vetor a. Este vetor a engloba tanto entradas públicas quanto segredos (testemunhas), aderindo ao relacionamento mostrado no diagrama fornecido. Resolver o problema de Satisfabilidade QAP é direto quando a é conhecido, mas deduzir a partir dos polinômios públicos é um desafio significativo. Esse desafio efetivamente transfere a prova da autenticidade e completude do processo de cálculo para demonstrar que o Provador possui a solução a(i), um passo crucial no desenvolvimento do framework de backend do ZKP.

A parte de trás do ZKP é estruturada em três fases principais: Configuração, Provador e Verificador. Cada fase utiliza parâmetros específicos. O processo começa alimentando os polinômios aritmetizados e um número aleatório secreto de uma vez R (introduzindo o conceito de "configuração confiável") na fase de Configuração. Após esta configuração, o Provador e o Verificador podem gerar e verificar respectivamente provas usando os parâmetros Sp e Sv. Ao longo desta fase, o Provador calcula e elabora provas usando tanto entradas públicas quanto segredos, enquanto o Verificador verifica essas provas contra as entradas públicas. Importante ressaltar que o Verificador permanece inconsciente dos segredos envolvidos.

Durante a fase de geração de prova pelo Provador, é necessária uma extensa computação. A questão que surge então é: como podemos acelerar esse processo computacional para gerar provas? É precisamente aqui que a aplicação de hardware se torna crucial. No momento, aproveitar o hardware para melhorar a capacidade computacional representa a única abordagem; naturalmente, uma maior potência computacional resulta em um tempo de processamento reduzido.

Cada sistema de prova abrange operações criptográficas distintas que exigem esforço computacional substancial. Nos sistemas baseados em PLONK + KZG, as operações que consomem mais tempo são a Multiplicação Multi-Escalar (MSM) e a Transformada Teórica de Números (NTT). Para sistemas zk-STARK, os principais obstáculos computacionais são a NTT e cálculos de Hash de Merkle. MSM está preocupado com cálculos relacionados a curvas elípticas, enquanto NTT é semelhante a uma Transformada Rápida de Fourier (FFT), mas adaptada para campos finitos, servindo como uma variante otimizada de FFT projetada para cálculos relacionados a polinômios. Quase todos os principais protocolos ZK utilizam extensivamente esses dois processos computacionais, que juntos constituem 80-95% do tempo necessário para gerar provas. Geralmente, os cálculos de MSM representam 60-70% da carga de trabalho computacional total, com NTT contribuindo com cerca de 25%. No entanto, esses percentuais podem variar entre diferentes implementações. Dependendo da distribuição das tarefas computacionais, é viável acelerar individualmente o MSM ou NTT ou acelerar ambos os processos simultaneamente.

Ponte com FPGA, direcionando para ZK ASIC

Vendo-o de uma perspectiva mais ampla, as tarefas computacionais significativas envolvem essencialmente operações de pipeline diretas que meramente exigem potência computacional robusta. Dada a natureza determinística das computações de prova ZK, que exigem cálculos repetitivos para gerar resultados de prova, hardware dedicado adaptado para funções específicas oferece claras vantagens sobre soluções de software. A complexidade das computações poderia ser substancialmente mitigada com a implementação de processamento paralelo. Curiosamente, tanto as computações MSM quanto NTT são bem adequadas para melhoria por meio de hardware de alto desempenho que facilita o processamento paralelo.

A Jornada da Cysic e as Direções Futuras

Cysic tem como objetivo pioneiro em aceleração ZK ASIC, aspirando entregar uma suíte abrangente de soluções de aceleração de hardware ASIC que englobam cálculos MSM e NTT. As Leo Fan apontou, “Uma quantidade considerável de testes e prototipagem em FPGA é essencial antes de avançar para o desenvolvimento de ASIC.”

No último ano, Cysic concluiu com sucesso a fase inicial do design de Prova de Conceito (PoC), estabelecendo aceleradores baseados em FPGA para cálculos de árvore de Merkle MSM, NTT e Poseidon, juntamente com um framework holístico de aceleração de hardware ZK de ponta a ponta que abrange todo o fluxo operacional.

Protótipo FPGA da Cysic (em montagem)

Dados recentes revelam que o SolarMSM da Cysic é capaz de executar cálculos de MSM na escala de 2³⁰ em 0,195 segundos, posicionando-o como o mais eficiente entre todas as tentativas de aceleração de hardware FPGA-MSM conhecidas até o momento. Da mesma forma, o SolarNTT alcança cálculos de NTT da mesma escala em 0,218 segundos. Além disso, a tecnologia de aceleração de FPGA da Cysic está sendo atualmente utilizada nos cálculos ZK do Scroll, conseguindo processar tarefas de MSM e NTT na escala de 2²² em aproximadamente 1 milissegundo (0,001 segundos).

Comparação de GPU, FPGA e ASIC

Explorar a jornada rumo ao desenvolvimento de ASIC requer uma análise das forças comparativas de diferentes tipos de hardware de aceleração. O atrativo da aceleração de hardware reside em sua capacidade de reduzir o uso de energia, minimizar atrasos, aumentar as capacidades de processamento paralelo e aprimorar o throughput de dados. Essa otimização possibilita uma implantação mais eficiente do espaço de circuito integrado e dos componentes. Com as CPUs perdendo popularidade devido aos seus longos tempos de processamento e uso excessivo de energia, os holofotes se voltaram para GPUs, FPGAs e ASICs, cada um distinto por seu equilíbrio único entre flexibilidade e eficiência de desempenho.

No reino dos projetos ZK, as GPUs se tornaram a opção para aceleração de hardware, sua ampla disponibilidade as torna a solução intermediária aguardando a chegada de hardware mais especializado. As GPUs oferecem uma opção econômica e adaptável para os desenvolvedores de aceleração de hardware ZK, com ferramentas como o SDK CUDA facilitando tarefas de processamento paralelo como MSM. No entanto, as GPUs não estão isentas de desvantagens, especialmente sua dependência do ambiente de hardware, o que pode ser restritivo ao utilizar modelos de ponta.

FPGAs apresentam uma proposta diferente, sendo programáveis e reconfiguráveis para se adaptar a vários algoritmos com base nas necessidades de sistemas ou aplicações específicas. Essa adaptabilidade os torna particularmente adequados para cálculos como FFT e NTT. O desenvolvimento de hardware FPGA essencialmente transforma o processo em um “jogo de software,” onde o poder coletivo de múltiplos FPGAs pode superar em muito o das GPUs, tudo isso sendo mais econômico em termos de despesas com hardware e consumo de energia. Apesar dessas vantagens, os FPGAs têm custos iniciais mais altos e demandas de cadeia de suprimentos mais complexas em comparação com as GPUs.

Por outro lado, os ASICs são feitos sob medida para se destacarem em tarefas específicas, seu design exclusivo os marcando como o ápice das soluções de aceleração de hardware para a tecnologia ZK. Essa especialização vem com limitações, como a incapacidade de reprogramar ou realizar multitarefas em diferentes algoritmos ZK. Apesar dessas restrições, os ASICs oferecem desempenho e eficiência incomparáveis, embora com prazos de produção mais longos e requisitos de investimento mais altos. Isso torna o desenvolvimento de ASICs um empreendimento de alto risco, prometendo benefícios incomparáveis para aqueles capazes de navegar em suas complexidades.

origem:Amber Group

Um olhar mais atento às escolhas estratégicas revela por que a Cysic optou por ser pioneira com hardware de aceleração FPGA em sua fase inicial. Dadas as limitações dos ASICs, incluindo sua falta de flexibilidade, custos elevados e prazos de desenvolvimento prolongados, os FPGAs emergem como a escolha ideal para ganhar uma posição no mercado durante essa fase intermediária. A tecnologia FPGA da Cysic é versátil o suficiente para suportar vários sistemas de prova ZK, como Halo2, RapidSnark e Plonky2x, permitindo que ela lide com todo o espectro dos algoritmos ZK convencionais atuais. Isso significa que os FPGAs são capazes de atender às demandas computacionais em todos os cenários em que os cálculos ZK são necessários, desde ZK Rollups até ZKML e ZK Bridges. Além disso, o processo de geração de provas ZK não é apenas computacionalmente intensivo, mas também requer recursos substanciais de memória. Por exemplo, gerar provas para o circuito Scroll zkEVM de hoje requer pelo menos 280 GB de RAM. Nesses casos, os FPGAs oferecem a flexibilidade de dimensionar a capacidade de memória conforme necessário.

Optar por focar no desenvolvimento de FPGA não implica que a Cysic tenha abandonado GPUs e ASICs. Pelo contrário, a Cysic está trabalhando ativamente em soluções de aceleração baseadas em GPU para oferecer uma gama mais ampla de serviços flexíveis para acelerar ZK e cálculos de IA. Como parte desse esforço, a Cysic já estabeleceu uma rede de computação GPU que incorpora centenas de milhares de GPUs avançadas 3090/4090, destacando seu compromisso de alavancar diversas tecnologias para atender às necessidades em evolução dos cálculos de ZK.

Placas de vídeo Cysic e salas de servidores

Os benchmarks internos da Cysic revelaram que seu SDK CUDA supera significativamente os frameworks open-source mais recentes, alcançando melhorias de velocidade de 50%-80%. Aproveitando este avançado SDK de GPU, a Cysic tem sido capaz de oferecer serviços de geração de prova para vários projetos ZK líderes, mostrando sua destreza técnica. Ao mesmo tempo, a Cysic está avançando no desenvolvimento de ASIC, com processos de design e tape-out progredindo ativamente, indicando seu compromisso em empurrar os limites do hardware computacional ainda mais.

ZKP + DePIN: Liberando o Potencial da Rede Cysic

À primeira vista, a incursão da Cysic no hardware de aceleração ZKP pode parecer simples. No entanto, diante do pano de fundo de 2024, com a ascensão meteórica do Helium Mobile e o crescimento explosivo do io.net, o surgimento do DePIN ampliou significativamente os horizontes da Cysic.

A grande visão da Cysic envolve o estabelecimento de uma Rede de Provedores alimentada por aceleração de hardware ZKP. Este ambicioso projeto planeja não apenas incorporar as soluções de hardware proprietárias da Cysic, como FPGA, GPU e ASIC, na Rede de Provedores, mas também capacitar os membros da comunidade a contribuir com uma variedade diversificada de recursos de computação. Através da criação de uma rede de computação descentralizada, a Cysic tem como objetivo infundir a geração de provas de ZK com incentivos econômicos e mecanismos de governança robustos.

Em essência, a Prover Network da Cysic democratiza um serviço que era tradicionalmente B2B, abrindo-o para usuários individuais e servindo como um conector fundamental entre projetos ZK, fornecedores de energia de computação e validadores da comunidade. Esta abordagem inovadora é a primeira na arena de aceleração de hardware ZKP. Anteriormente, o ZKP e a aquisição de hardware de aceleração especializado podem ter sido assustadores para o usuário médio. A rede císica, no entanto, simplifica a participação; os usuários só precisam contribuir com seu poder de computação para fazer parte da rede de computação ZKP. A visão é clara: à medida que a rede se expande com mais usuários e poder de computação, a eficiência da geração de provas ZK aumentará, trazendo o sonho de "provas em tempo real" quase instantâneas para mais perto da realidade.

Após o The Merge do Ethereum, um número significativo de ex-mineradores de PoW ficaram com GPUs subutilizadas, apresentando uma oportunidade valiosa para a Prover Network aproveitar esse recurso existente. Mas e quanto àqueles sem o hardware necessário para se juntar à rede DePIN? A Cysic tomou medidas proativas para enfrentar esse desafio, projetando dois dispositivos/chips ZK DePIN inovadores, o ZK Air e ZK Pro, programados para serem lançados em 2025. Esses desenvolvimentos têm como objetivo expandir a base da comunidade e escalar ainda mais o mercado, marcando a estratégia da Cysic em direção à inclusão e crescimento no ecossistema ZKP.

Como ilustrado, o dispositivo ZK Air é projetado para ser tão compacto quanto um power bank ou carregador de laptop, oferecendo uma solução portátil para tarefas ZK DePIN. Este dispositivo possui capacidades de computação que superam as das placas gráficas de consumo de ponta, permitindo que os usuários o conectem a laptops, iPads ou smartphones via um cabo Tipo-C. Através da Rede Prover, ele facilita a aceleração de provas ZK em pequena escala, recompensando os usuários por suas contribuições. Além disso, o ZK Air pode gerar provas ZK diretamente em um computador local. Por outro lado, o ZK Pro atende a entidades empresariais, otimizado para iniciativas ZK extensas como zkRollup e zkML, tornando o ZK Air a escolha preferida para a maioria dos usuários devido à sua acessibilidade e utilidade.

A sinergia entre a aceleração de hardware ZKP e DePIN é evidente. Enquanto io.net visa AI e ML com sua rede descentralizada de GPU, Cysic aposta no ZK como o futuro da blockchain. Seu hardware proprietário é versátil o suficiente para atender a quaisquer demandas computacionais de ZK, apoiado por um mercado de ZK no valor de mais de $15 bilhões, prometendo perspectivas significativas de crescimento.

Xiaofeng comentou uma vez: “A essência do blockchain está entrelaçada com DePIN, sendo que a mineração de hardware do Bitcoin serve como forma rudimentar de DePIN.” A aceleração de hardware ZKP lembra o mecanismo de PoW do Bitcoin. No entanto, a introdução da Rede do Prover marca o estabelecimento da Cysic de uma rede de computação ZKP dedicada. Assim como o PoW, a mineração ZKP dentro do framework do DePIN visa ser totalmente sem permissão. Ao contrário do PoW tradicional, onde apenas os mineradores mais rápidos são recompensados, levando a esforços invalidados para outros, a Rede do Prover da Cysic garante que todas as contribuições sejam reconhecidas e recompensadas.

Os usuários são convidados a se envolver com as primeiras iniciativas da Cysic no Galxe, incluindo ganhar distintivos, criar NFTs e participar do testnet programado para maio a junho deste ano. A Cysic sugere recompensar os participantes iniciais com incentivos exclusivos de NFT, destacando seu compromisso com o engajamento da comunidade e a inovação no espaço ZKP.

Isenção de responsabilidade:

1. Este artigo é reproduzido de [Notícias de Previsão], Todos os direitos autorais pertencem ao autor original [Peng SUN]. Se houver objeções a esta reimpressão, entre em contato com o Portão Aprenderequipe e eles lidarão com isso prontamente.
2. Isenção de Responsabilidade: As opiniões expressas neste artigo são exclusivamente do autor e não constituem qualquer conselho de investimento.
3. As traduções do artigo para outros idiomas são feitas pela equipe Gate Learn. Salvo indicação em contrário, copiar, distribuir ou plagiar os artigos traduzidos é proibido.